

## 디지털 직접 대역 확산 무선 송수신 IP의 설계

박 성 일(朴 成 一), 배 영 돈(裴 映 敦), 박 인 철(朴 仁 哲)  
한국과학기술원 전자전산학과 전기 및 전자공학전공  
전화 : (042) 869-4032 / 팩스 : (042) 869-4040

### Design of a Digital Direct Sequence Spread Spectrum Wireless Transceiver IP

Seong-Il Park, Young-Don Bae, and In-Cheol Park  
Department of Electrical Engineering and Computer Science, Division of Electrical Engineering  
Korea Advanced Institute of Science and Technology  
E-mail : {sipark,donny,icpark}@vslab.kaist.ac.kr

#### Abstract

In this paper, a digital direct sequence spread spectrum (DSSS) transceiver IP based on the modulation technique of differential phase shift keying is proposed. The transceiver integrates a transmitter and a receiver associated with a numerically controlled oscillator on a single IP. The transmitter, which is active when the data is transmitted, includes a data scrambler, a differential encoder, a PN spreader, and a PSK modulator, while the receiver consists of three major parts: the front-end, the back-end, and the carrier recovery modules. They are differently managed according to the states of the transceiver for reducing power consumption. The transceiver has been designed in compliance with the DSSS physical layer specification of the IEEE 802.11 standard. The transceiver has been simulated in Verilog hardware description language, and verified functionally using FPGA's.

#### I. 서론

최근에 동적인 사용자 환경에서 중간정도의 전송 속도를 갖는 무선 데이터 통신을 컴퓨팅 환경에 접목시

킨 분야가 빠르게 성장하고 있다. 개인 휴대 컴퓨터 사용자들은 이동 중에도 네트워크에 연결되어 있기를 원하기 때문에 컴퓨터를 무선으로 네트워크에 연결하기 위한 장치들이 컴퓨터에 탑재되고 있다. 그와 같은 컴퓨팅과 통신의 통합을 좀더 효과적으로 하기 위해서는 컴퓨팅 능력을 가지는 마이크로 프로세서 코어에 통신 기능을 부여하는 것이 바람직하다. 그러므로, 무선 통신 송수신기들이 주변 장치 (peripheral component)로서 마이크로 프로세서 코어와 통합되는 시스템들의 개발이 요구된다.

소모 전력, multi-path fading 및 간섭에 대한 내성은 무선 통신용 송수신 IP (Intellectual Properties)의 성능을 결정하는 중요한 요인이 된다. 또, 송수신기의 통신 방법이 ISM (the Industrial, Scientific, and Medical) 대역과 같은 허가 없이 사용할 수 있는 대역을 지원하는지의 여부는 다양한 분야에 응용될 수 있는지를 결정한다. 그러므로, 이는 무선 통신 송수신 IP의 필수 요건이라고 할 수 있다. IEEE 802.11 무선랜 (Wireless Local Area Network) 표준안의 물리 계층 규격인 직접 대역 확산 (Direct Sequence Spread Spectrum) 방법은 위에서 언급한 요소들 모두 가지고 있을 뿐만 아니라 [1] 대역 활용도 및 용량을 효과적으로 증가시키기 때문에 많은 송수신기들이 지원하고 있다. [2], [3], [4]

본 논문에서는 주변 장치로서의 기능을 강화하고 송수신기의 상태에 따라 그 구성 요소를 다르게 관리하는 저전력 기법을 사용한 무선 랜용 디지털 직접 대역 확산 송수신 IP를 제안한다. 제안된 IP는 기저대역 (baseband) 송수신기, 수신기, NCO (Numerically Controlled Oscillator)로 구성된다. IP는 내부적으로 송수신되는 데이터의 헤더를 생성하고, 수신된 패킷으로부터 헤더를 분리하기 때문에 코어 프로세서와의 통합이 용이하다. 송수신기는 최대 4 Mbps의 전송 속도를 제공하고, 송수신기의 상태에 따라 네 가지의 다른 전력 관리 기법을 사용한다.

이 논문의 구성은 다음과 같다. 2장에서는 제안된 송수신기의 구조가 제시되고, 3장에서는 IP의 동작 상태 및 상태에 따른 저전력 관리 기법이 설명된다. 4장에서는 IP의 구현 및 특징이 요약된다.

## II. 송수신기 (Transceiver)의 구조

### A. 송신기 (Transmitter)

송신기는 그림 1과 같이 데이터 스크램블러, 병렬기, 차동 코딩기 (differential encoder), PN 확산기, 위상 천이 (Phase Shift Keying: PSK) 변조기 (modulator)로 구성된다.




그림 1. 송신기의 구조.

외부에서 입력되는 데이터는 스크램블러에 의해서 불규칙하게 바뀌어진 후 in-phase ( $I_s$ ) 성분과 quadrature-phase ( $Q_s$ ) 성분으로 분리되어 차동 코딩기로 들어간다. 차동 코딩기의 출력은 이전 출력이 새로운 입력 ( $I_s, Q_s$ ) symbol에 따라 표 1과 같이 회전되어 생성된다 ( $I_E, Q_E$ ). 그림 2는 구현된 차동 코딩기를 나타낸다. 차동 코딩된 심벌 (symbol)들은 PN 확산기에서 IEEE 801.11 표준에 정의된 10.4 dB 정도의 처리 이득 (processing gain)을 갖는 11 칩 (chip) barker 시퀀스를 가지고 확산된다 ( $I_P, Q_P$ ). PSK 변조기는 NCO

에서 생성된 4 비트 디지털 코사인 (cosine), 사인 (sine) 값을 이용하여 확산된 심벌을 변조시킨 후 D/A 변환기로 내보낸다.

표 1  
차동 코딩기 입력 심벌과 위상 차이와의 관계

새 입력 심벌 ( $I_s, Q_s$ )		새 입력 심벌과 이전 차동 코딩기 출력 심벌 사이의 위상 차이	
		BPSK	QPSK
0	0	0	0
0	1	N. A.	$\pi/2$
1	0	$\pi$	$\pi$
1	1	N. A.	$-\pi/2$




그림 2. 차동 코딩기.

### B. 수신기 (Receiver)

수신기는 그 기능에 따라서 그림 3과 같이 front-end module, back-end module, carrier-recovery module로 구성된다.




그림 3. 수신기의 구조.

#### 1) The Front-End Module

front-end module은 데이터 심벌을 탐색하고, 적절한 샘플링 (sampling) 위치를 찾아 back-end module

에 샘플링 클럭과 샘플된 심벌을 보내준다.

A/D 변환기에 의해서 디지털 신호로 바뀌어진 중간 주파수 신호 ( $I_I, Q_I$ )가 수신기에 입력되면 NCO에서 발생된 디지털 코사인, 사인 값과 곱해져 기저 대역 (baseband) 신호로 변환 (down-conversion) 된다. 변환된 in-phase, quadrature-phase 기저 대역 신호는 I & D 필터 (integrate & dump filter)에서 칩 주파수의 두 배로 각각 샘플된 후 3 비트로 줄여진 후 (windowing) 정합 필터 (matched filter)로 입력된다. 윈도우의 폭은 하드웨어의 복잡성과 비트의 에러율에 따라 적절하게 결정될 수 있고, 그 위치는 프로그램 가능하다.

정합 필터는 기저 대역 심벌 ( $I_B, Q_B$ )을 barker PN 시퀀스와 상관 (correlation)시켜 역확산 (despread) 시킨다. 기저 대역 심벌이 칩 주파수의 두 배로 샘플링 되기 때문에 반 칩의 정확도로 상관이 이루어지고, PN 시퀀스  $C_r(i)$ 는 복제된다 (즉,  $C_r(0) = C_r(1), C_r(2) = C_r(3) \dots$ ). 여기서, 짝수 번째 시퀀스와 홀수 번째 시퀀스가 동일하기 때문에 정합 필터를 두 부분으로 분리하여 샘플링 주파수의 절반으로 동작시킴으로써 소모 전력을 줄일 수 있다. [5]. 제안된 정합 필터는 그림 4와 같이 *Duplicated Term Register (DTR)*를 이용하여 짝수와 홀수 시퀀스가 동일한 특성 (redundancy)을 좀 더 효율적으로 이용한다. DTR은 홀수 번째 PN 코드에 의해서 생성되는 상관 정보를 기억하여 짝수 번째 PN 코드가 기여하는 값과 더해져서 상관의 결과를 출력한다.




그림 4. in-phase 디지털 정합 필터.

$N_I$ 를 기저 대역 신호  $I_B$ 가 생성되기까지 in-phase 성분에서 더해진 잡음 (noise)이라고 하면 in-phase 정합 필터의 출력은 다음과 같이 표현될 수 있다.

$$\sum_{j=0}^{M-1} (I_B C_r(i) + N_I) C_r(j)$$

여기에서  $M$ 은 정합 필터의 탭의 수로 PN 시퀀스 길이의 두 배 (즉, 22) 이다. 만일 데이터를 송신하기 위하여 사용된 PN 확산 시퀀스  $C_t(i)$ 가 수신기에서 사용된 역확산 시퀀스  $C_r(j)$ 와 동일하다면 잡음 성분은 확산되어 작아지고 두 시퀀스 동기가 일치하는 순간 데이터 성분의 누적 합의 최대 값 (correlation peak)이 정합 필터의 출력으로 나타나게 된다. I, Q 성분 모두의 상관 최대 위치를 찾기 위하여 각 정합 필터의 출력에 대한 벡터 크기가 계산된다. 벡터 크기가 임계값 (threshold value)을 넘으면 타이밍 복원 회로가 그 위치를 획득하고 추적하여 back-end module에 올바른 타이밍을 제공한다.

### 2) The Back-End Module

back-end module은 올바른 데이터가 수신되는 동안에 front-end module에서 제공하는 샘플링 클럭과 심벌을 이용하여 수신된 데이터를 디코딩하여 송신된 데이터를 복원한다.

차동 디코더는 정합 필터에서 역확산된 심벌을 이용하여 dot와 cross 곱을 아래의 식과 같이 계산하여 이전 심벌  $S(k-1)$ 와 현재 심벌  $S(k)$  사이의 위상 차이를 찾는다.

$$\begin{aligned} S(k)S(k-1)^* &= I_M(k)I_M(k-1) + Q_M(k)Q_M(k-1) + j(Q_M(k)I_M(k-1) - I_M(k)Q_M(k-1)) \\ &= \text{dot}(k) + j\text{cross}(k) \end{aligned}$$

여기에서  $S(k-1)^*$ 는  $S(k-1)$ 의 켈레 복소수 (complex conjugate) 이다. 차동 이진 (binary) PSK 모드에서는 dot 곱의 부호가 심벌을 결정하기 위해서 사용된다. 차동 쿼드러처 (quadrature) PSK 모드에서는 이전 심벌이 45도 회전되어 계산된 dot, cross 곱의 부호를 이용하여 표 II와 같이 심벌을 결정한다. 차동 디코더는 그림 5와 같이 구현되었다.

표 II

이전 심벌과 현재 심벌 사이의 위상 차이

부호 (sign)		이전 심벌과 현재 심벌 사이의 위상 차이
dot(k)	cross(k)	
+	-	0
+	+	$\pi/2$
-	+	$\pi$
-	-	$-\pi/2$

디코딩된 심벌은 직렬 화되어 비트열로 변환된 후 디스크램블링된다.




그림 5. 차동 디코더.

### 3) The Carrier-Recovery Module

carrier-recovery module은 그림 6과 같이 필터를 조정 (tuning) 하기 위한 프로그램 가능한 매개 변수를 갖는 루프 필터와 주파수 판별기 (discriminator)로 구성되고, NCO에서 발생된 코사인, 사인 파의 위상 에러를 보상하여 올바른 캐리어를 복원한다. 위상 에러는 다음과 같은 식으로 계산된다. [6]

$$\text{cross} \times \text{sign}[\text{dot}] - Q(\text{dot} \times \text{sign}[\text{cross}])$$

여기에서 sign[.]은 매개 변수 .의 부호를 나타내고, Q는 DQPSK 모드일 때 1, DBPSK 모드일 때 0이 된다.

루프 필터는 누적기의 오버플로를 제어하기 위한 나누기 블록의 계수  $K_1$ 과 캐리어 추적의 민감도를 제어하는 곱하기 블록의 계수  $K_2$ , 위상 에러를 고정시키기 위한 래치 (latch)로 구성된다.




그림 6. carrier-recovery module.

### C. Numerically Controlled Oscillator (NCO)

NCO는 송신기의 PSK 변조기와 수신기의 복조기 (down-converter)에서 사용되는 캐리어 신호를 발생시킨다. 데이터를 송신하기 위해 사용될 때는 사용자의 의해 프로그램된 주파수의 디지털 캐리어를 발생시킨다. 데이터를 수신하기 위해 사용될 때는 프로그램된 주파수와 루프 필터에서 출력되는 보정을 위한 주파수  $F_{\text{error}}$ 가 더해진 주파수를 발생시킨다. NCO의 spur 수준 (level)은 31.75 dBc이고 그림 7과 같이 구현되었다.




그림 7. The numerically controlled oscillator.

## III. IP의 상태 및 저전력 관리 기법

IEEE 801.11 무선 랜 규격은 충돌 회피 (collision avoidance)에 근거한 다중 접근 (multiple access) 방식을 지원한다. 그러므로, 무선 매체에 신호가 존재한다면 더 이상의 데이터 송신이 허용되지 않기 때문에 송수신기는 단식으로 (half-duplex) 동작해야 한다. 송수신기 IP는 다음과 같은 상태 (state)를 갖는다.

- TRANSMIT: 데이터를 송신하는 상태.
- SEARCH: 올바른 심벌을 탐색하고 심벌 타이밍을 획득하는 상태. 송신 요구가 들어오면 TRANSMIT 상태로 천이 한다.
- RECEIVE: 획득된 타이밍과 심벌을 이용하여 데이터를 수신하는 상태. 송신 요구를 받아들이지 않는다.
- SLEEP: 전력 소모를 줄이기 위한 상태로 송, 수신 요구를 받아들이지 않는다.




그림 8. IP의 상태 천이도.

IP의 송신기와 수신기는 NCO를 제외하고는 서로 독립적이므로 소모 전력을 줄이기 위하여 IP의 상태에 따라 다르게 관리될 수 있다. 사용된 저전력 기법은 아래와 같이 요약된다.

- 송신기의 데이터 패스의 입력은 송신을 하지 않을 경우 일정하게 유지된다.
- 수신기의 front-end module은 데이터를 송신할 때와 SLEEP 상태에 있을 때 비활성 (inactive) 된다.
- 수신기의 back-end module은 상관의 결과가 임계값을 넘지 않으면 비활성 된다.
- SLEEP 상태에서는 NCO, 송신기, front-end module, back-end module, clock-recovery module을 모두 비활성 시킨다.

#### IV. 결론

본 논문에서는 차동 PSK 변조 기법에 근거한 디지털 직접 대역 확산 무선 송수신 IP가 제안되었다. 제안된 IP는 CRC 부호기, 데이터 스크램블러/디스크램블러, PN 확산기, BPSK/QPSK 변조기/복조기, I & D 필터, 디지털 정합 필터, 클럭 복원 회로, 디지털 직접 주파수 합성기로 이루어져 있다. IP는 IEEE 802.11 무선 랜 규격의 DSSS 물리 계층과 호환되고 4 MHz에서 동작될 수 있다. IP는 물리 계층의 헤더를 자동으로 생성, 분리하기 때문에 코어 프로세서와의 통합이 용이하다. 제안된 IP는 Verilog 하드웨어 기술 언어로 설계, 모의 실험되었고, 그림 9에서 보여지는 바와 같이 FPGA를 이용하여 기능이 검증되었다.




그림 9. FPGA를 이용한 기능 검증.

#### VI. 감사의 글

본 연구는 KAIST MICROS 센터를 통한 한국과학기술원의 우수연구센터 지원 금에 의하여 수행되었습니다.

#### References

- [1] IEEE Standard for Wireless LAN Medium Access Control (MAC) and Physical Layer (PHY) specifications, 1997.
- [2] ASIC Custom Products Group. Digital, Fast Acquisition, Spread Spectrum Burst Processor STEL-2000A - Preliminary Product Information. Stanford Telecommunication, Inc., Santa Clara, 1994.
- [3] J. Wu, M. Liu, H. Ma, and T. Chiueh, "DESIGN AND IMPLEMENTATION OF AN ALL-DIGITAL QPSK DIRECT SEQUENCE SPREAD-SPECTRUM TRANSCEIVER IC," *Personal, Indoor and Mobile Radio Communications*, pp. 1024-1028, 1996.
- [4] S. Y. Eun and M. H. Sunwoo, "Design of a DSSS Wireless MODEM ASIC," *Proc. of the 4th International Workshop on Mobile Multimedia Communications*, pp. 348-351, September 1997.
- [5] W. Namgoong and T. Meng, "Power Consumption of Parallel Spread Spectrum Correlator Architectures," *International Symposium on Low Power Electronics and Design*, pp. 133-135, 1998.
- [6] Zilog., *Z87200 Spread-Spectrum Transceiver Product Specification*, 1998.